每個半導體產品的製造都需要數百個工藝，整（zhěng）個製造過程（chéng）分為八個步（bù）驟：晶圓加工 - 氧化 - 光刻 -刻蝕 - 薄膜沉積 - 互連 - 測試 - 封裝（zhuāng）。

所有半導體（tǐ）工（gōng）藝都始於一粒（lì）沙（shā）子！因為沙子所含的矽是生（shēng）產晶圓所需要的原材料。晶（jīng）圓是將矽 (Si)或砷化镓 (GaAs) 製成的單晶柱（zhù）體切割形成的圓薄片。要提取高純度的矽材料需要用到（dào）矽砂，一種二氧化矽（guī）含量高（gāo）達 95% 的特（tè）殊材料，也是（shì）製作晶圓的主要原材料。晶圓（yuán）加工就是製作獲取上（shàng）述晶圓的過程（chéng）。

鑄錠

首 先 需 將 沙 子（zǐ） 加 熱， 分（fèn） 離 其中的一氧化（huà）碳和矽，並不斷重複該（gāi）過（guò）程直至獲得超高純度的電子（zǐ）級矽 (EG-Si)。高純矽（guī）熔化成液體，進而再凝固成單晶固體形式，稱為“錠”，這就是半導體製造的第（dì）一步。矽錠（矽柱）的製作精度要求很高，達到納米級（jí），其廣泛應用的製造方法是提拉法。

錠切割（gē）

前一個步驟完（wán）成後，需要用金剛石鋸切掉鑄（zhù）錠的兩端，再將其（qí）切（qiē）割成一定厚度的薄片。錠（dìng）薄片直徑決定了晶圓的尺寸，更大更（gèng）薄的晶圓能被分割（gē）成更多的可用單元，有助於降低（dī）生產成本。切割矽錠後需在薄片（piàn）上加（jiā）入“平坦區”或“凹痕”標（biāo）記，方便在（zài）後續步驟中以（yǐ）其為標（biāo）準設置加工方向。

晶圓表麵拋光

通過上述切（qiē）割過程獲（huò）得的（de）薄片被稱（chēng）為“裸片”，即未經加工的“原料晶圓”。裸片的（de）表麵凹凸不平，無法直接在上麵印製電路圖形。因此，需（xū）要先通（tōng）過研磨和化學刻蝕工藝去除表（biǎo）麵（miàn）瑕疵，然後通過拋光形成光潔的表麵，再通過清洗去除殘留汙染物，即可獲得表麵整潔的成品晶（jīng）圓。

氧化過程的作用是在晶圓表麵形成保護膜。它可以保護晶圓（yuán）不（bú）受化學雜質影響、避免漏電流進入電路、預防離子植入過程中的擴散以及防止晶圓在刻蝕時滑脫。

氧（yǎng）化（huà）過程的（de）第一步是去除雜質和汙染物，需要通過四步去除有（yǒu）機物、金屬等雜質及蒸發殘留的水分。清潔完成後就可以（yǐ）將晶圓置於 800至 1200 攝氏度的高溫環境下，通過氧氣或蒸氣（qì）在晶圓表麵的流動形成二氧化（huà）矽（即“氧化物”）層（céng）。氧氣擴散通過氧化層與矽反應（yīng）形成（chéng）不同厚度的（de）氧化層，可以在氧化完成（chéng）後測量它的厚度。

幹法氧化和濕法（fǎ）氧化（huà）根據氧（yǎng）化反應中氧化劑的不同，熱氧化過程可分為幹法氧（yǎng）化和濕法氧化，前者使用純氧產生二氧化矽層，速度（dù）慢但氧化層薄而（ér）致密，後者需同（tóng）時（shí）使用氧氣和高溶解度的水蒸氣，其特點是生長速度快但保護層相對較（jiào）厚且（qiě）密度較低。

除氧化劑以外，還有其他變量會影響到二氧化矽層的厚度。首先，晶圓結構及其（qí）表麵缺（quē）陷和內部摻雜濃度都（dōu）會影響氧化層的生（shēng）成速率。此外，氧化設備產生的壓（yā）力和溫度（dù）越高，氧化層的生成就越快。在（zài）氧化過程，還需要根據單元中晶圓的位置而（ér）使用假片，以保護晶圓並（bìng）減小氧化度的差異。

光刻是通過光線 將 電 路 圖 案（àn）“ 印刷”到晶圓上，我們可以將其理解為在晶圓表麵繪製半導體製造所需的平麵圖。電路圖案的精細度越高，成品芯片的集成度就越高，必須通過先進的光（guāng）刻技術才能實現。具體來說，光刻可分為塗覆光刻膠、曝光和顯影三個步驟。

塗覆（fù）

光（guāng）刻膠在晶圓上繪製電路的第一步是在氧化層上塗覆光刻膠。光刻膠通過改變化學性質的方式讓晶圓（yuán）成為“相紙”。晶（jīng）圓表麵的光刻膠層越薄，塗覆越均勻，可以印刷的圖形就越精細。這個步驟可以采用“旋塗”方法。根據光（紫外線）反應性的區別，光刻膠可分為兩種：正膠和負膠，前者在受光後會分（fèn）解並消失，從而留下未受光區域的圖形，而後者在受（shòu）光後會聚合並讓（ràng）受光（guāng）部分的圖形顯現出來。

曝光

在晶圓（yuán）上覆蓋光刻膠薄膜後，就可以通過控製光線照射來完成電（diàn）路印刷，這（zhè）個過程被稱為“曝光（guāng）”。我們可以通過曝（pù）光設備來選擇性地通過光線，當（dāng）光線穿過包含電路圖案的掩膜時，就能將電路印製（zhì）到下方塗有光刻膠薄膜的晶圓上（shàng）。

在（zài）曝（pù）光過程中，印刷圖案越精細，最終的芯片（piàn）就能夠容納更多（duō）元件，這有助於提高生產效率（lǜ）並降低單個元件的成本。在這（zhè）個領域，目前備受矚目的新技術是 EUV 光刻。泛林（lín）集團（tuán）與戰略（luè）合作夥伴 ASML 和 imec 共同研發出了一（yī）種全新的幹（gàn）膜光刻膠技術。該（gāi）技術（shù）能通過提高分辨率（微調電路寬度的關鍵要素）大幅提升 EUV 光刻曝（pù）光工（gōng）藝的生產率和良率（lǜ）。

顯影

曝光之後的（de）步驟是在晶圓上噴（pēn）塗顯（xiǎn）影劑（jì），目的是（shì）去除（chú）圖形未覆蓋區域的光刻膠，從而讓印刷好的電路圖案顯現（xiàn）出來。顯影完成後需要（yào）通過各種測量設備和光學顯微鏡進（jìn）行檢查，確保（bǎo）電路圖繪製（zhì）的質量。

在晶圓上完成電路圖的光（guāng）刻後， 就要用刻蝕工藝來去除任何多餘的氧（yǎng）化膜且隻留下半導體（tǐ）電路圖。要做到這一（yī）點需要利用液體、氣體或等離子體（tǐ）來去除選定（dìng）的多（duō）餘（yú）部分。刻蝕的方法主（zhǔ）要分為兩種，取決於所使用（yòng）的物質：使用特定的化學溶液進行化學反應來去除（chú）氧化膜的濕法刻蝕，以及使用氣體或等離子體的幹法刻蝕。

濕法刻蝕

使用化學溶液去除氧化膜的濕法（fǎ）刻蝕具有成（chéng）本低（dī）、刻蝕速度快和生產率高的優勢。然而，濕法刻（kè）蝕具有各向同性的特點，即其（qí）速度在任（rèn）何方向上都是相同的。這（zhè）會導致掩（yǎn）膜（或敏感膜）與刻蝕後的氧化膜不能完全對（duì）齊，因（yīn）此很難處理非（fēi）常精細的（de）電路圖。

幹法刻蝕

幹法（fǎ）刻（kè）蝕可分為三種不（bú）同類型。第一（yī）種為化學刻（kè）蝕，其（qí）使用的是刻蝕（shí）氣體（tǐ）（主要是氟化氫）。和濕法刻蝕一樣，這種方法也是（shì）各向同性的，這意味著它也不適合用於精細的刻蝕。

第（dì）二種方法是物理濺射，即用等（děng）離子體中（zhōng）的離子來撞擊並去除多餘的氧化（huà）層。作為一種（zhǒng）各向異性（xìng）的刻（kè）蝕方法，濺射刻蝕在水平和垂直方向的刻蝕速度是不同的，因此它的精細度也要超過化學刻蝕。但這種方法的缺（quē）點是刻蝕速（sù）度較慢，因為它完全依賴於離子碰撞引起的物理反應。

最後（hòu）的第三種方法就是反應離子刻 蝕 (RIE)。RIE結合了前兩種方法，即在（zài）利用等離子體進行（háng）電離物理刻蝕的同時，借助等離子體活化後產（chǎn）生（shēng）的自（zì）由基（jī）進行化學刻蝕。除了刻蝕速度超（chāo）過前兩種方法以外，RIE 可以利用離子各向（xiàng）異性的特性，實現高精細度（dù）圖案的刻蝕。

如（rú）今幹法刻蝕已經被廣泛使用，以提高精（jīng）細半導體電路的良率。保持全晶圓刻蝕（shí）的均勻性並提高刻（kè）蝕速度（dù）至（zhì）關重要，當今最先進的幹法刻（kè）蝕設備正在以更高的性能，支持最為先進的邏輯和存儲芯片的生產。

為了創建芯片內部的微型器件，我們需要不斷地沉積一層層的薄膜並通過刻蝕去除掉其中多餘的部分，另外還要添加一些材（cái）料（liào）將不同的器件分離開來。每（měi）個晶體管（guǎn）或（huò）存儲（chǔ）單元就是通過上述過程一（yī）步步構建起（qǐ）來的。我們這裏所說的“薄膜”是指厚度小於 1 微米（μm，百萬分之一米（mǐ））、無法通過普通機械（xiè）加工方法製造出來的“膜（mó）”。將包含（hán）所（suǒ）需分子或原子單元的薄膜放到晶圓上（shàng）的過程就是“沉積（jī）”。

要形成多層的半導體結構（gòu），我們需要先製造（zào）器件疊（dié）層， 即在晶圓表麵交（jiāo）替（tì）堆疊多層（céng）薄金屬（導電）膜和介電（diàn）（絕（jué）緣（yuán））膜，之後再通過重複刻蝕工藝去除多餘部分並形成（chéng）三維結構。可用於沉積過程的技術（shù）包括化學氣相沉積 (CVD)、原子層沉積 (ALD) 和物理氣相沉積(PVD)，采用這些技術的方法又可以分為幹法和濕法沉積兩種。

化學氣相沉積

在化學氣相沉（chén）積中，前驅氣體會在反應腔發生化學（xué）反應並生成附著（zhe）在晶圓表麵的薄膜以及被抽出腔室的副產物。等離子體增強化學氣相沉積則需要借（jiè）助等（děng）離子體產生反應氣體。這種方法降低了反應溫度，因此（cǐ）非常適合對溫度敏感的結構。使用等離子（zǐ）體還可以減少沉積（jī）次數，往往可以帶來更高質量的薄膜。

原子層沉積

原子（zǐ）層沉積通（tōng）過每次隻沉積幾個原子層從而（ér）形成薄膜。該方法的關鍵在於循環按（àn）一定順（shùn）序進行的獨立步（bù）驟並保持良好的控製。在晶圓表麵（miàn）塗覆前驅體是第一步（bù），之後引入（rù）不（bú）同的氣體與前（qián）驅（qū）體反（fǎn）應即可在晶圓表麵形成所需的物質。

物（wù）理氣相沉積（jī）

顧名思義，物理氣相沉積是（shì）指通過物理手段形成薄膜。濺射就是一種物理氣相沉積方（fāng）法，其原理是通過氬等離子體的轟擊讓靶材的原（yuán）子濺射出來並沉積在晶圓表麵形成薄膜。在某些情況下，可以通過紫外線熱處理(UVTP) 等技術對沉積膜進行處理並改善（shàn）其性能。

半導體的導電性處於導體與非導體（即絕緣體）之間，這種特性使我們（men）能完全掌控電流。通過基於晶圓的光刻、刻蝕和沉積工藝可以構建出晶體管等（děng）元件，但還（hái）需要將它（tā）們連（lián）接起來才能（néng）實現電力與信號的發送與接（jiē）收。

金屬因（yīn）其具有導電性而（ér）被用（yòng）於電路互連。用於半（bàn）導體的金屬需要滿足以下條件：

· 低電（diàn）阻率：由於金屬電路需要傳遞電流（liú），因（yīn）此（cǐ）其（qí）中的金屬應具有較低（dī）的電阻。

· 熱化學穩定性：金屬互連過（guò）程中金（jīn）屬材料的屬性必須保（bǎo）持不變。

· 高可（kě）靠性：隨著集（jí）成電路技術的（de）發展，即便是少量金屬互連（lián）材料也必須具備足夠（gòu）的耐用性。

· 製造成本：即使已經滿足前麵三個條（tiáo）件，材料成本過高的話也無法滿足批量生產（chǎn）的需要。

互連工藝主要（yào）使用（yòng）鋁和銅（tóng）這兩種物質。

鋁互連工藝

鋁互連工藝始於鋁（lǚ）沉積、光刻膠應用以及曝光與顯影，隨後（hòu）通過刻蝕有選擇地去除任何多餘的鋁和光刻膠，然後才能進入氧化過程。前（qián）述步驟完成後（hòu）再不斷重複光刻（kè）、刻蝕和沉積過程直至完（wán）成互連。

除了具有出色的導電性，鋁還具有容易光（guāng）刻、刻蝕和沉積的特點。此外，它的成（chéng）本較低，與氧化膜粘附的效果也比較好。其缺點是容（róng）易腐蝕且熔點較低。另外，為防止鋁與矽反應導致連接問題（tí），還需要添加金屬（shǔ）沉積物將鋁（lǚ）與晶圓隔開，這種沉積物被稱為（wéi）“阻擋金屬”。

鋁電（diàn）路是通過沉積形成的。晶圓進入真空腔後，鋁顆粒形成的薄膜會附著在晶圓上（shàng）。這一過程被稱為“氣相沉積 (VD) ”，包括化學氣相沉積和物理氣相沉積（jī）。

銅互連工藝

隨著半導體工藝精密度的提升以及器件尺寸（cùn）的縮小，鋁電路的連接速度和電氣特性逐漸無法滿（mǎn）足要求，為此我們需要尋找滿足尺寸和成本兩方麵要求（qiú）的（de）新導體。銅之所以能取代鋁的第一個原因就是其電阻更低，因此能實（shí）現更快的器件連（lián）接速度。其（qí）次銅的可靠性更高，因為它比鋁更能抵（dǐ）抗電遷移，也（yě）就（jiù）是電流流過金屬時發生的金屬離子運動。

但是，銅不（bú）容易形成化合物，因此很難將其氣化並從晶圓表麵去（qù）除。針對這個問題，我們不再去刻蝕銅，而是（shì）沉積和刻蝕介電材料，這樣就可以在需要的地方形成由溝道和通路孔（kǒng）組成的金屬線路圖形（xíng），之後再將銅填入前（qián）述“圖形”即可實（shí）現互連，而最後的（de）填入過（guò）程被稱為“鑲嵌工（gōng）藝”。

隨（suí）著銅原子不斷擴散至電介質，後者的絕緣性會降低（dī）並產生阻擋銅原子繼續擴散（sàn）的阻擋層。之後阻擋層（céng）上會形成很薄的銅種子層。到這一步之後就可以進行電鍍，也就是（shì）用銅填（tián）充高深寬比（bǐ）的（de）圖形。填充後多餘的銅可以用金屬化學機械拋光（guāng） (CMP) 方法去除，完成後即可沉積氧化膜，多餘的膜則用光刻和刻蝕工藝去除即可。前述整（zhěng）個過程需要不（bú）斷重複直至（zhì）完成銅互連為止。

通（tōng）過上述對比（bǐ）可以看出，銅互連和鋁互連的區別在（zài）於，多餘的銅是通過金屬 CMP 而非刻蝕去除的。

測試的主要目標是檢驗半導體（tǐ）芯片的質量是否達到一定標準，從而消除不良（liáng）產品、並提高芯片的可靠性。另外，經測試有缺陷的產品不會進入封裝步驟（zhòu），有助於節省成本和時間。電子管芯分選 (EDS) 就是一（yī）種針對晶圓的測試方法。

EDS 是一種檢驗晶圓狀態中（zhōng）各芯（xīn）片的電（diàn）氣特性（xìng）並由此提升半導體良率的工藝。EDS可分（fèn）為五步，具（jù）體如下：

01 電氣參數監控 (EPM)

EPM 是半導體芯片測試的第一步。該（gāi）步驟將對（duì）半導體集成電路需要用到的每個（gè）器件（包括晶體管、電容器（qì）和二極管）進行測試，確保其電氣參數達標。EPM 的主要作用是提供測得的電氣特（tè）性數據，這些數據將被（bèi）用於提高半導體製造工藝的效率和產品性能（並非檢測（cè）不良產（chǎn）品）。

02 晶圓老化測試

半導（dǎo）體（tǐ）不良率來自兩個方麵，即製造缺陷的比率（早期較高）和之後整個生命周期發（fā）生缺陷的比率。晶圓老化測試是指將晶圓置於一定的溫度和 AC/DC 電壓下進行測試，由此找出其中可能在（zài）早期發生缺陷的產品（pǐn），也就是說通過發現潛在缺陷來提升最終產品的可靠性。

03 檢測

老化測試完成後就需要用探針卡將半導（dǎo）體芯片連接到測試裝置，之後就可以（yǐ）對晶圓進行溫度、速度和運動測試以檢驗相（xiàng）關半導體功能。具體測試步（bù）驟的說明請見表格。

04 修補

修（xiū）補（bǔ）是最重要的測試（shì）步驟，因為某些不良芯片是可以（yǐ）修複的，隻需替換掉其中存在問題的元件即可。

05 點墨

未能通過電氣（qì）測（cè）試的芯片已經在之前幾個步驟中被分揀出來，但還需要（yào）加上標記才能區分（fèn）它們。過（guò）去我們需要用特殊（shū）墨水標記有缺陷的芯片，保證它們用肉眼即（jí）可（kě）識別，如今則（zé）是由係統根據測試數據值自動（dòng）進行分揀。

經過之前幾個工藝處理的晶圓上會形成大小相等（děng）的方形芯片（又稱“單個晶片”）。下麵要做的就（jiù）是通過切割獲得單獨的芯片。剛切割下來的芯（xīn）片很脆弱且不能交換電信號，需要（yào）單獨進行處理。這一處（chù）理過程就是封（fēng）裝（zhuāng），包括在半（bàn）導體芯片外部形成（chéng）保護殼和讓它們能夠與外部交換電信號。整個封裝（zhuāng）製程分為五步，即晶圓鋸切、單個晶片附著、互連、成型和封（fēng）裝（zhuāng）測試。

01 晶圓鋸切

要想從晶圓上切出無數致密排列的芯片，我們首先要（yào）仔細“研磨”晶圓的背麵直至其厚度能夠滿足（zú）封裝工藝的需要。研磨後，我們（men）就可以沿著晶圓上的劃片線進行切割，直至將半導體芯片分離出來。

晶圓鋸切技術有（yǒu）三種（zhǒng）：刀片切割、激（jī）光切（qiē）割和等（děng）離子切割。刀片切割是指（zhǐ）用金剛石刀片切割晶圓，這種方法容易產生摩擦熱和碎屑並因此損壞（huài）晶圓。激光切割的精度更高，能輕鬆處理厚度較薄或劃片線間距很小的（de） 晶 圓（yuán）。等離子切割采用等離子（zǐ）刻蝕的原（yuán） 理，因此即使劃片線（xiàn）間距非常小（xiǎo），這種技術同樣能適用。

02 單個晶片（piàn）附著

所有芯片都從晶圓上分離後，我們需要將單獨的芯（xīn）片（單個晶片）附著到基底（引線框架）上。基底的作用是保護半導（dǎo）體（tǐ）芯片並讓（ràng）它們能與外部電路進行電信號交換（huàn）。附著芯片時（shí）可以（yǐ）使用液（yè）體或（huò）固體（tǐ）帶狀（zhuàng）粘合劑（jì）。

03 互連

在將芯片附著到基（jī）底上之後，我們還需（xū）要連接二者的接觸（chù）點才能實現電信（xìn）號交換。這一步可以（yǐ）使用（yòng）的連接方法有兩種：使用細金屬線的引線鍵合和使用球形金塊或錫塊（kuài）的倒裝芯片鍵合。引線（xiàn）鍵合屬於傳統方法，倒裝芯片鍵合技術可以加快半導體（tǐ）製造的速度。

04 成型

完成半導體芯片的連接後（hòu），需要利用成型工藝給芯片外部（bù）加一個（gè）包裝，以保護半導體集成電路不受溫（wēn）度和濕（shī）度等外部條件影響。根據需要製成封裝模具後（hòu），我們要將（jiāng）半導體芯片和環氧模塑料 (EMC) 都放入模具中並進行密封。密封之後的芯片（piàn）就是（shì）最終形態了。

05 封裝測試

已經具（jù）有最終形態的芯片還要通過最後的缺陷測試。進入最終測試的全部是成品的半導體芯片。它們將被放入測試設備，設定不同的條（tiáo）件例（lì）如（rú）電壓、溫度和濕度等進行電氣、功能和速度測試（shì）。這些測（cè）試的結果可以用來發現缺陷、提高產（chǎn）品質量和生產（chǎn）效率。

封裝技術的演變

隨（suí）著芯片體積的減少和性能要求的提升，封裝在過去數年間已經曆了多次技術（shù）革新。麵向未（wèi）來的一（yī）些封裝技術和方案包（bāo）括將沉積用於（yú）傳（chuán）統（tǒng）後（hòu）道工藝，例如晶圓級封裝 (WLP)、 凸塊工藝和重布線層(RDL)技術，以及用於（yú）前道晶圓製造的的刻蝕和清潔技術。

什麽是先進封裝？

傳統封裝（zhuāng）需要將每個芯片都從晶圓中切割出來並放入模具（jù）中。晶圓級封裝 (WLP) 則是先進封（fēng）裝技（jì）術的一種 , 是指直接封裝仍在晶圓上的芯片。WLP 的（de）流程（chéng）是先（xiān）封裝（zhuāng）測試，然後一次性將所有已成型的芯片從晶圓上分離出來。與傳統封裝相比，WLP 的優（yōu）勢在於更低的生產成本。

先進封裝可劃分為 2D 封裝（zhuāng）、2.5D 封裝和（hé） 3D 封裝。

更小的 2D 封裝

如前所述，封裝工藝的主要用途包括將半導體芯片的信號發送到外部，而在晶圓上形成的（de）凸塊就是（shì）發送輸入 / 輸出信號的接觸點。這些凸塊分為扇（shàn）入型 (fan-in) 和（hé）扇出型 (fan-out) 兩種，前者的扇形在芯片內部，後者的扇形則要超出芯片範圍。我們將輸入/輸出信號稱為 I/O（ 輸入/輸 出）， 輸（shū）入/輸出數量稱為 I/O 計數。I/O 計數是確定封（fēng）裝方法的重要（yào）依據。如（rú）果I/O計數低就采用扇入封裝工藝。由於封裝後芯（xīn）片（piàn）尺寸變（biàn）化不大，因此這種過程又被稱為芯片級封裝(CSP)或晶（jīng）圓級芯片尺寸封裝(WLCSP)。如果 I/O 計數較高，則通常（cháng）要采用扇出型封裝工藝，且除凸塊外還需（xū）要重布線層 (RDL) 才能實現信號發送。這就是“扇出（chū）型晶圓級封（fēng）裝 (FOWLP)”。

2.5D 封裝（zhuāng）

2.5D 封裝技（jì）術可以將兩種或更多類型（xíng）的芯片放入單個封裝，同時讓信號橫向傳送，這樣可以提升封裝（zhuāng）的尺寸和（hé）性能。最廣泛使用的 2.5D封裝方法是通過矽中介層將內存和邏輯芯片放入單個封裝。2.5D 封裝需要矽通（tōng）孔 (TSV)、微型凸塊和小間距 RDL 等（děng）核心技術。

3D 封裝

3D 封裝技術可以將兩種或更多（duō）類型的芯片放入（rù）單（dān）個封（fēng）裝，同時讓 信 號 縱 向 傳（chuán） 送。這 種 技 術 適（shì） 用於更小和 I/O 計數更高（gāo）的（de）半導體芯片。TSV 可用於 I/O 計數高的芯片，引線鍵合可用於 I/O 計數（shù）低的芯片，並最終（zhōng）形成芯片垂直排列的信號係統。3D 封裝需要的核心技（jì）術包括 TSV 和微型凸（tū）塊技術。

至此，半導體產品製造的（de）八個步驟“晶圓加工 - 氧化 - 光刻 - 刻蝕（shí） -薄膜沉積 - 互連 - 測試 - 封裝（zhuāng）”已全部介紹完畢，從“沙粒”蛻變到“芯片”，半導體科技正在上（shàng）演現實版“點石成金”。